搜索资源列表
32bit_RISC_CPU
- 32 risc cpu的参考设计，内涵完整的testbench-32 risc cpu s reference design, the connotation of complete Testbench
CPU
- Intel的并不是在一个芯片上集成四个硬件核心，而是采用双芯片的组合方式，Intel只需要生产双核Core 2 Duo处理器，然后再将芯片封装在一起，成为四核心的Core 2 Quad。不过，Core 2 Quad 双芯片四核设计存在问题，虽然Core 2 Duo芯片内部的双核心可以共享二级缓存，具有较高的协作效率-Intel is not in a hardware chip four-core, instead of using the two-chip combination of the
vc2
- 这是一个在C环境下编写的操作系统课程设计 包含了内存管理 CPU管理 文件管理 设备管理-This is an environment in C curriculum design to prepare the operating system includes a memory management CPU Management Document Management Equipment Management
IP_CORES
- IC内核的设计源码！其中包含MP3内核，CPU内核，I2C内核等多达式种IC设计的源码！-IC design of the kernel source code! MP3 contains one of the kernel, CPU core, I2C kernel up-type species such as IC design source!
shangcheng
- 本系统是基于最流行最优化的MVC（struts+hibernate）框架的J2EE企业级大型网络应用程序，所有的繁重的计算和处理都由服务器端处理，运行速度快，安全稳定，数据库采用MYSQL大大减轻了客户端用户机CPU频率受制的局限，同时绝对的安全性和稳定性是本系统最强大，最重要的设计开发组成部分。-The system is based on the optimization of the most popular MVC (struts+ hibernate) framework for la
ALU
- 这是一个用vhdl语言实现的比较完整的ALU,可以用作其他cPU设计的部件-This is a vhdl language used to achieve complete ALU, can be used for other design components cPU
POCREPORT
- 为充分利用CPU的运行效率，采用中断功能设计并行输入输出接口，以达到缓解CPU高速运行速度与外设低速缓冲间的矛盾。-To take full advantage of the efficiency of CPU operation, interruption of functional design using parallel input-output interface, in order to alleviate the CPU speed and high-speed periphera
computer6
- 8位CPU软核设计与应用研究-8-bit CPU design and application of soft-core research .......
computer11
- 一种基于FPGA的CPU设计-FPGA-based CPU design ........
computer12
- 基于FPGA的八位RISC CPU的设计-FPGA-based RISC CPU design eight ....
CPU
- cpu累加器。主要用于在RISC_CPU设计中的累加器module中，同时还包含cpu的其他模块-cpu accumalation
smartCard2
- 智能电子钱包终端设计（二） ——CPU卡硬件接口电路设计-E-purse smart terminal design (b)- CPU card hardware interface circuit design
CPU
- Xilinx Modelsim下制作的处理器设计以及添加了外部接口处理。-Xilinx Modelsim produced the design of the processor, and add an external interface.
wenducaiji
- 微机原理课程设计报告 从设计到流程图 到代码 以8088CPU 为核心设计一个温度采集系统，系统可以实现一路温度的采集，在3位LED显示器上显示当前温度。-Computer Principles of curriculum design from design to report to the code flow chart to design a 8088CPU as the core temperature acquisition system, the system temperature
5_lined_cpu
- 简单5级流水线CPU的verilog逻辑设计-Simple line 5 of the CPU logic design verilog
MPSoC_NoC
- 基于fpga的多核cpu设计研究，包含5个设计思路。-Research on multi-core design.
debug
- 采用STC89C52单片机作为系统的核心控制器件，利用定时中断，对任务设计了不同的响应频度，CPU分别执行各任务。用这种任务抢占思想构建的程序框架，实现各模块功能，实现了电压可控的恒定直流稳压电源设计。采用10位的AD1543和 DA5615，实现高精度输出与测量；通过闭环控制，使输出电压稳定；显示模块采用了WM-C1602N液晶显示模块，人机界面友好。该系统采用市电变压供电，由单片机控制模块、AD转换模块、DA转换模块、稳压电路、键盘输入模块与显示模块组成，具有高精确输出直流电压功能，测量精度
DDCA_HDL_Examples
- mpis-CPU的VHDL语言设计，也包含了很多课件和例子。-MPIS-CPU
pipeline
- 用Quartus II 设计的3级流水CPU，指令采用二次重叠执行方式-Quartus II design with three-stage pipeline CPU, instruction execution overlaps with the second time
Chapter11-13
- 第十一章到第十三章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个